Giáo trình Kiến trúc máy tính (Phần 2)
CHƯƠNG 4: BỘ NHỚ
Mã chương: MHSCMT 12 – 04.
Giới thiệu:
Chương này giới thiệu chức năng và nguyên lý hoạt động của các cấp bộ nhớ máy
tính: bộ nhớ cache: nguyên lý vận hành, phân loại các mức, đánh giá hiệu quả hoạt động; và
nguyên lý vận hành của bộ nhớ ảo.
Mục tiêu:
- Trình bày được các cấp bộ nhớ và cách thức vận hành của các loại bộ nhớ được
giới thiệu để có thể đánh giá được hiệu năng hoạt động của các loại bộ nhớ
- Rèn luyện kỹ năng tổ chức công việc.
Nội dung chính:
1. Các loại bộ nhớ
Mục đích:
- Giới thiệu về các loại bộ nhớ máy tính, bộ nhớ trong.
Bộ nhớ chứa chương trình, nghĩa là chứa lệnh và số liệu. Người ta phân biệt các loại
bộ nhớ: Bộ nhớ trong (RAM-Bộ nhớ vào ra ngẫu nhiên), được chế tạo bằng chất bán dẫn;
bộ nhớ chỉ đọc (ROM) cũng là loại bộ nhớ chỉ đọc và bộ nhớ ngoài bao gồm: đĩa cứng, đĩa
mềm, băng từ, trống từ, các loại đĩa quang, các loại thẻ nhớ,...
Bộ nhớ RAM có đặc tính là các ô nhớ có thể được đọc hoặc viết vào trong khoảng
thời gian bằng nhau cho dù chúng ở bất kỳ vị trí nào trong bộ nhớ. Mỗi ô nhớ có một địa
chỉ, thông thường, mỗi ô nhớ là một byte (8 bit), nhưng hệ thống có thể đọc ra hay viết vào
nhiều byte (2,4, hay 8 byte). Bộ nhớ trong (RAM) được đặc trưng bằng dung lượng và tổ
chức của nó (số ô nhớ và số bit cho mỗi ô nhớ), thời gian thâm nhập (thời gian từ lúc đua ra
địa chỉ ô nhớ đến lúc đọc được nội dung ô nhớ đó) và chu kỳ bộ nhớ (thời gian giữa hai lần
liên tiếp thâm nhập bộ nhớ).
1.1 Bộ nhớ trong
a. Phân loại
Có thể phân loại các vi mạch nhớ bán dẫn thành bộ nhớ cố định, bán cố định và bộ nhớ
ghi/đọc như sơ đồ (hình 4-1)
Bộ nhớ bán dẫn
Bộ nhớ cố
Bộ nhớ bán cố
định
Bộ nhớ
Ghi/Đọc được
Bộ nhớ
định
trình
Bộ nhớ
PROM
Bộ nhớ
EPROM
Bộ nhớ
EEPROM
Bộ nhớ
RAM
tĩnh
Bộ nhớ
RAM
động
Phân loại các bộ nhớ bán dẫn
47
Bộ nhớ có nội dung ghi sẵn một lần khi chế tạo gọi là bộ nhớ cố định và được ký
hiệu là ROM (Read Only Memory). Sau khi đã viết (bằng mặt nạ) từ nhà máy thì ROM loại
này không viết lại được nữa. PROM một dạng khác, các bit có thể ghi bằng thiết bị ghi của
người sử dụng trong một lần đầu (Programmable ROM). Bộ nhớ có thể đọc/ghi nhiều lần
gọi là RAM (Random Access Memory) gồm có 2 loại: RAM tĩnh là SRAM (Static RAM)
thường được xây dựng trên các mặt lật điện tử, Ram động là DRAM (Dinamic RAM) được
xây dựng trên cơ sở nhớ các điện tích ở tụ điện. Bộ nhớ DRAM phải được phục hồi nội
dung thường xuyên.
Giữa ROM và RAM có một lớp các bộ nhớ được gọi là bộ nhớ bán cố định. Trong
đó có bộ nhớ EPROM (Erasable Programmable ROM) có thể ghi được bằng các xung điện
nhưng cũng xóa được bằng tia cực tím, EEPROM (Elictric Erasable Programmable ROM)
lại có thể xóa được bằng dòng điện. Các bộ nhớ DRAM thường thỏa mãn những yêu cầu khi
cần bộ nhớ có dung lượng lớn; trong khi cần có tốc độ truy xuất nhanh thì lại phải dùng các
bộ SRAM. Nhưng cả 2 loại này đều bị mất thông tin khi nguồn điện nuôi bị mất đi. Do vậy
các chương trình dùng cho việc khởi động máy vi tính như BIOS phải nạp trên các bộ nhớ
ROM gọi là ROM BIOS.
b. Nguyên lý hoạt động của các linh kiện nhớ bán dẫn
* ROM
ROM (Read Only Memory) là các chíp nhớ mà khi đến tay người dùng chỉ có thể
đọc được. Đó là loại chíp nhớ có nội dung được viết sẵn một lần khi chế tạo và được giữ
mãi cố định (non- volatile). ROM lập trình kiểu mặt nạ được chế tạo trên một phiến silicon
nhằm tạo ra những tiếp giáp bán dẫn điện theo một chiều như diode tại các điểm vắt chéo
nhau trên một ma trận các dây dẫn hàng (từ số liệu) và cột (bit số liệu) như ví dụ trong (hình
4.2)
Tại đó các điểm vắt chéo chứa diode sẽ mang lại thông tin là 0, các điểm còn lại
mang thông tin là 1. Khi lối ra bộ giải mã địa chỉ ở mức thấp chọn một hàng thì thế lối ra
của các dây bit phản ánh các giá trị được lưu trữ trong chip nhớ tại hàng đó. Trên hình 4.2 là
trường hợp chip lưu trữ 4 từ dữ liệu, mỗi từ 3 bit: 010,101,001 và 100. Khi bộ giải mã chọn
địa chỉ hàng Y1 như hình trên thì lối ra của chip nhớ sẽ xuất hiện từ dữ liệu là 101.
Y0
0
1
0
Y1
Y2
Y3
4 dây từ (4 hàng)
1
0
0
0
1
1
0
1
0
1
0
1
3 dây bít 3 cột
Hình 4-2. Bộ nhớ ROM diode
48
* PROM
PROM (Progammable ROM) là các ROM khả trình cho phép người dùng có thể ghi
thông tin được một lần. Đó là loại ROM mà khi sản xuất, tất cả các điểm vắt chéo đều được
đặt các diode hoặc transistor nối tiếp với một cầu chì, khi cần thông tin với mức logic “1” ở
điểm vắt chéo nào thì chỉ việc cho dòng điện đủ lớn đi qua và làm cháy đứt cầu chì tương
ứng ở điểm đó và điểm vắt chéo đó coi như không có transistor hoặc diode. Rõ ràng loại
PROM này chỉ ghi thông tin được một lần mà không xóa được.
Hình 4-3.Cầu chì trong các điểm vắt chéo với diode,
transistor lưỡng cực và transistor trường
* EPROM
EPROM (Erasable PROM) là các chip nhớ PROM có thể xoá được, nó cho phép ghi
và xoá thông tin nhiều lần và được chế tạo theo nguyên tắc khác. Trong các chip này, mỗi
bit nhớ là một transistor MOS có cửa nổi được chế tạo theo công nghệ FAMOST (Floating
gate avalanche injection MOS transistor). Số liệu có thể được viết vào bằng các xung điện
có độ dài cỡ 50ms và độ lớn +20V khi đặt vào giữa cực cửa và máng của transistor.Do cửa
nổi được cách điện cao với xung quanh nên sau khi hết xung điện, các điện tử giữ vai trò là
những phần tử mang thông tin không còn đủ năng lượng để có thể vượt ra ngoài lớp cách
điện đó nữa.
Vì vậy thông tin được giữ cố định cả sau khi ngừng cấp điện cho chip trong một thời
gian rất dài (ít nhất là 10 năm). Để xoá thông tin tức là làm mất các điện tích trong vùng cửa
nổi, phải chiếu ánh sáng tử ngoại đủ mạnh và chip nhớ. Những điện tử ở đây lúc này hấp thụ
năng lượng nhảy lên mức năng lượng cao hơn, chúng sẽ rời cửa nổi như cách thâm nhập
vào đó. Vì vậy trong chip EPROM có một cửa sổ làm bằng thuỷ tinh thạch anh chỉ để cho
ánh sáng tử ngoại đi qua khi cần xoá số liệu trong bộ nhớ.
* EEPROM
EEPROM (Electrically EPROM ) là loại EPROM xoá được bằng phương pháp
điện. Việc nạp các điện tử cho cửa nổi được thực hiện như cách ở EPROM. Để xoá
EEPROM
,có một lớp kênh màng mỏng ôxít giữa vùng cửa nổi trải xuống dưới đế và cực máng
giữ vai trò quan trọng. Các lớp cách điện không thể là lý tưởng được, các điện tích mang có
thể thấm qua lớp phân cách với một sác xuất thấp. Sác xuất này tăng lên khi bề dày của lớp
giảm đi và hiệu điện thế giữa 2 điện cực ở 2 mặt lớp cách điện tăng lên. Muốn phóng các
điện tích trong vùng cửa nổi, một điện thế (-20V) được đặt vào cực cửa điều khiển và cực
máng. Lúc này các điện tử âm trong cửa nổi được chảy về cực máng qua kênh màng mỏng
ôxit và số liệu lưu giữ được xoá đi.
49
* RAM
RAM (Random Acess Memory) là loại bộ nhớ có thể ghi/đọc được. Đây là loại chíp
nhớ mà thông tin lưu trữ thông tin trong nó sẽ được sẽ bị mất đi khi bị cắt nguồn điện nuôi.
RAM có 2 loại: RAM động, được viết tắt là DRAM (dinamic RAM) và Ram tĩnh được viết
tắt là SRAM (Static RAM). Cấu trúc đơn giản
Hình 4-4. Vận hành của bộ nhớ RAM
(Wi, Wj, R/W là các tín hiệu điều khiển)
Slot để cắm RAM
Hình 4-5.Hình dáng bên ngoài một số loại RAM
Tuỳ theo công nghệ chế tạo, người ta phân
RAM tĩnh được chế tạo theo công nghệ ECL (CMOS và BiCMOS). Mỗi bit nhớ gồm
có các cổng logic với độ 6 transistor MOS, việc nhớ một dữ liệu là tồn tại nếu bộ nhớ được
cung cấp điện. SRAM là bộ nhớ nhanh, việc đọc không làm huỷ nội dung của ô nhớ và thời
gian thâm nhập bằng chu kỳ bộ nhớ.
RAM động dùng kỹ thuật MOS. Mỗi bit nhớ gồm có một transistor và một tụ điện.
Cũng như SRAM, việc nhớ một dữ liệu là tồn tại nếu bộ nhớ được cung cấp điện. Việc ghi
50
nhớ dựa vào việc duy trì điện tích nạp vào tụ điện và như vậy việc đọc một bit nhớ làm nội
dung bit này bị huỷ. Vậy sau mỗi lần đọc một ô nhớ, bộ phận điều khiển bộ nhớ phải viết lại
ô nhớ đó nội dung vừa đọc và do đó chu kỳ bộ nhớ động ít nhất là gấp đôi thời gian thâm
nhập ô nhớ. Việc lưu giữ thông tin trong bit nhớ chỉ là tạm thời vì tụ điện sẽ phóng hết điện
tích đã nạp vào và như vậy phải làm tươi bộ nhớ sau mỗi 2μs. Làm tươi bộ nhớ là đọc ô nhớ
và viết lại nội dung đó vào lại ô nhớ. Việc làm tươi được thực hiện với tất cả các ô nhớ
trong bộ nhớ. Việc làm tươi bộ nhớ được thực hiện tự động bởi một vi mạch bộ nhớ.
Hình 4-6.SRAM và DRAM
SDRAM (Synchronous DRAM – DRAM đồng bộ), một dạng DRAM đồng bộ bus
bộ nhớ. Tốc độ SDRAM đạt từ 66-133MHz (thời gian thâm nhập bộ nhớ từ 75ns-150ns).
DDR SDRAM (Double Data Rate SDRAM) là cải tiến của bộ nhớ SDRAM với tốc
độ truyền tải gấp đôi SDRAM nhờ vào việc truyền tải hai lần trong một chu kỳ bộ nhớ. Tốc
độ DDR SDRAM đạt từ 200-400MHz
RDRAM (Rambus RAM) là một loại DRAM được thiết kế với kỹ thuật hoàn toàn
mới so với kỹ thuật SDRAM. RDRAM hoạt động đồng bộ theo một hệ thống lặp và truyền
dữ liệu theo một hướng. Một kênh bộ nhớ RDRAM có thể hỗ trợ đến 32 chip DRAM. Mỗi
chip được ghép nối tuần tự trên một module gọi là RIMM (Rambus Inline Memory Module)
nhưng việc truyền dữ liệu giữa các mạch điều khiển và từng chíp riêng biệt chứ không
truyền giữa các chip với nhau. Bus bộ nhớ RDRAM là đường dẫn liên tục đi qua các chip và
module trên bus, mỗi module có các chân vào và ra trên các đầu đối diện. Do đó, nếu các
khe cắm không chứa RIMM sẽ phải gắn một module liên tục để đảm bảo đường truyền
được nối liền.Tốc độ RDRAM đạt từ 400-800MHz
Bộ nhớ chỉ đọc ROM cũng được chế tạo bằng công nghệ bán dẫn. Chương trình
trong ROM được viết vào lúc chế tạo nó. Thông thường, ROM chứa chương trình khởi động
máy tính, chương trình điều khiển trong các thiết bị điều khiển tự động,...
51
Bảng 4-1. Các kiểu bộ nhớ bán dẫn
2. Các cấp bộ nhớ
Mục đích:
- Giới thiệu chức năng và nguyên lý hoạt động của các cấp bộ nhớ máy tính.
Các đặc tính như lượng thông tin lưu trữ, thời gian thâm nhập bộ nhớ, chu kỳ bộ nhớ,
giá tiền mỗi bit nhớ khiến ta phải phân biệt các cấp bộ nhớ: các bộ nhớ nhanh với dung
lượng ít đến các bộ nhớ chậm với dung lượng lớn (hình 4-6)
52
MỨC CAO
Dung lượng thời
gian truy cập
Mức quản lý đơn vị
tham chiếu
CPU 100s Byte
1s ns
Registers
Instr.Operands
Cache
K byte
CACHE
4ns
1-0,1 cents/bit
Blocks
Main memory
M byte
Memory
100ns – 300ns
0,0001 – 0,00001 cents/bit
pages
DISK
DISK
G byte, 5ms(5000.000ns)
10-5-10-6 cents/bit
Files
TAPE
Lớn hơn
MỨC THẤP
Hình 4-6. Các cấp bộ nhớ
Các đặc tính chính của các cấp bộ nhớ dẫn đến hai mức chính là: mức cache - bộ nhớ
trong và mức bộ nhớ ảo (bao gồm bộ nhớ trong và không gian cấp phát trên đĩa cứng) (hình
IV.4). Cách tổ chức này trong suốt đối với người sử dụng. Người sử dụng chỉ thấy duy nhất
một không gian định vị ô nhớ, độc lập với vị trí thực tế của các lệnh và dữ liệu cần thâm
nhập.
53
Hình 4-7. Hai mức bộ nhớ
Các cấp bộ nhớ giúp ích cho người lập trình muốn có một bộ nhớ thật nhanh với chi
phí đầu tư giới hạn. Vì các bộ nhớ nhanh đắt tiền nên các bộ nhớ được tổ chức thành nhiều
cấp, cấp có dung lượng ít thì nhanh nhưng đắt tiền hơn cấp có dung lượng cao hơn. Mục
tiêu của việc thiết lập các cấp bộ nhớ là người dùng có một hệ thống bộ nhớ rẻ tiền như cấp
bộ nhớ thấp nhất và gần nhanh như cấp bộ nhớ cao nhất. Các cấp bộ nhớ thường được lồng
vào nhau. Mọi dữ liệu trong một cấp thì được gặp lại trong cấp thấp hơn và có thể tiếp tục
gặp lại trong cấp thấp nhất.
Chúng ta có nhận xét rằng, mỗi cấp bộ nhớ có dung lượng lớn hơn cấp trên mình,
ánh xạ một phần địa chỉ các ô nhớ của mình vào địa chỉ ô nhớ của cấp trên trực tiếp có tốc
độ nhanh hơn, và các cấp bộ nhớ phải có cơ chế quản lý và kiểm tra các địa chỉ ánh xạ.
3. Truy cập dữ liệu trong bộ nhớ
Mục đích: Trình bày truy cập dữ liệu trong bộ nhớ và thiết bị vào ra.
Cache là bộ nhớ nhanh, nó chứa lệnh và dữ liệu thường xuyên dùng đến. Việc lựa
chọn lệnh và dữ liệu cần đặt vào cache dựa vào các nguyên tắc sau đây:
Một chương trình mất 90% thời gian thi hành lệnh của nó để thi hành 10% số lệnh
của chương trình.
Nguyên tắc trên cũng được áp dụng cho việc thâm nhập dữ liệu, nhưng ít hiệu
nghiệm hơn việc thâm nhập lệnh. Như vậy có hai nguyên tắc: nguyên tắc về không gian và
nguyên tắc về thời gian
-Nguyên tắc về thời gian: cho biết các ô nhớ được hệ thống xử lý thâm nhập có khả
năng sẽ được thâm nhập trong tương lai gần. Thật vậy, các chương trình được cấu tạo với
phần chính là phần được thi hành nhiều nhất và các phần phụ dùng để xử lý các trường hợp
ngoại lệ. Còn số liệu luôn có cấu trúc và thông thường chỉ có một phần số liệu được thâm
nhập nhiều nhất mà thôi.
-Nguyên tắc về không gian: cho biết, bộ xử lý thâm nhập vào một ô nhớ thì có nhiều
khả năng thâm nhập vào ô nhớ có địa chỉ kế tiếp do các lệnh được sắp xếp thành chuỗi có
thứ tự.
Tổ chức các cấp bộ nhớ sao cho các lệnh và dữ liệu thường dùng được nằm trong bộ
nhớ cache, điều này làm tăng hiệu quả của máy tính một cách đáng kể.
54
3.1 Truy nhập bộ nhớ và thiết bị vào/ ra
Thời gian một chù kỳ của xung đồng hồ hệ thống được gọi là một trạng thái. Một
trạng thái được tính từ sườn âm của một xung đồng hồ đến sườn âm của xung tiếp theo.
Chu kỳ máy hay chu kỳ bus là một quá trình cơ bản của bộ vi xử lý hay đơn vị làm
chủ bus thực hiện việc truyền tải dữ liệu trên bus. Một chu kỳ máy gồm hai giai đoạn : gửi
địa chỉ lên bus và chuyển dữ liệu đến hay đi. Giai đoạn đầu, gọi là thời gian địa chỉ , trong
đó địa chỉ đích được vi xử lý gửi đi cùng với tín hiệu xác định loại chu kỳ bus. Giai đoạn
hai, gọi là thời gian số liệu, trong đó bộ xử lý kiểm tra xem đã có tín hiệu sẵn sàng từ đơn vị
cần trao đổi thông tin chưa để cấp hoặc nhận dữ liệu.
Có 4 loại chu kỳ máy cơ bản: đọc bộ nhớ, viết bộ nhớ, đọc vào/ra, viết vào/ra.
Chu kỳ lệnh là thời gian mà vi xử lý cần để nhận lệnh và thi hành một lệnh. Một chu
kỳ lệnh gồm một hay nhiều chu kỳ máy.
Tóm lại, các trạng thái tạo nên một chu kỳ máy và các chu kỳ máy tạo nên một chu
kỳ lệnh.
Trạng thái đợi: trong nhiều trường hợp, ví dụ như do tốc độ truy cập của bộ nhớ hay
tốc độ xử lý dữ liệu của thiết bị ngoại vi chậm hơn tốc độ của vi xử lý thì phải có cách nhận
biết và trì hoãn quá trình trao đổi dữ liệu. Cách giải quyết vấn đề này là một bên thông tin
chỉ nhận hay phát tiếp thông tin nếu nhận được một tín hiệu sẵn sàng READY từ bộ nhớ hay
ngoại vi rồi mới phát dữ liệu tiếp theo. Nếu bộ nhớ hay ngoại vi chậm, nó sẽ trì hoãn việc
phát tín hiệu READY và xử lý không nhận ngay được tín hiệu mà phải trải qua một số nhịp
đồng hồ. Mỗi khoảng thời gian ứng với một chu kỳ đồng hồ đợi đó gọi là chu kỳ đợi hay
trạng thái đợi. Rõ ràng hệ thống máy tính càng có nhiều trạng thái đời thì hiệu suất xử lý
càng chậm.
3.2 Truy nhập bộ nhớ chính
Hình 4-8 cho ta sơ đồ kết nối các chip trong quá trình vi xử lý truy nhập ở chế độ
MAX. Lúc này 8288 phát ra các tín hiệu điều khiển cho BUS và một vài bộ đệm trong bộ
nhớ tạm thời. Bộ điều khiển nhớ điều khiển bộ nhớ để đọc/ viết số liệu tời địa chỉ mong
muốn một cách chính xác
55
Clock
CLK
synchr
Bộ nhớ
chính
CPU
8086
Asynchronous
Hình 4-8. Các chip truy nhập bộ nhớ ở chế độ MAX
Hình 4-9 là giản đồ xung của các tín hiệu trên bus hệ thống trong một chu kỳ đọc
hay viết bộ nhớ. Trên giản đồ xung theo thời gian ta thấy có 4 tín hiệu liên quan đến chu kỳ
bus: xung nhịp từ máy phát nhịp đồng hồ CLK, các tín hiệu địa chỉ/trạng thái. Các tín hiệu
địa chỉ/số liệu, tín hiệu sẵn sàng READY để chỉ thị đã hoàn thành việc đọc số liệu
HBE, A19-A16
S7-S3
TCycle
T1
T2
T3
T4
A15-A0
bus res D15-D0 ổn định
Số liệu vào bộ nhớ
Địa chỉ
Số liệu
D15 – D0
Địa chỉ
trạng
thái
56
Địa chỉ
/số liệu
Hình 4-9. Các tín hiệu trên bus hệ thống trong một chu kỳ đọc hoặc viết bộ nhớ
a. Chu kỳ đọc bộ nhớ
Nhìn trên hình (a) ta thấy chu kỳ đọc bộ nhớ bao gồm các quá trình xảy ra như sau:
T1: Vi xử lý đưa ra tín hiệu điều khiển S2, S1, S0 tới bộ điều khiển bus, kích bộ đệm
số liệu và địa chỉ hoạt động. Tiếp đó địa chỉ trên các chân từ A19 đến A0 được đưa vào bộ
đệm địa chỉ. Tín hiệu HBE chỉ thị byte hoặc từ đang được đọc. Tín hiệu READY nhảy
xuống mức thấp, nó chỉ nhảy lên cao một khi bộ nhớ đã được cấp xong số liệu.
T2: Chuyển hướng truyền số liệu trên bus. Đường BHE và A19 – A16 chuyển sang
thông tin trạng thái. Các đường A15-A0 chuyển từ mode địa chỉ sang mode số liệu.
T3: Chu trình truyền số liệu bắt đầu. Chừng nào số liệu chưa ổn định trên D15-D0
các hiệu trạng thái S7- S3 xuất hiện. Khi toàn bộ số liệu được truyền xong vào bộ nhớ, bộ
điều khiển nhớ sẽ nâng mức điện thế ở dây READY phải được đồng bộ trước bằng cách
cho nó qua máy nhịp 8284 để phát ra xung READY đồng bộ với xung nhịp đưa vào vi xử
lý. Như vậy số liệu được truyển từ bộ đệm bộ nhớ tời bộ đệm số liệu. Vi xử lý lúc này khởi
phát việc nhận số liệu từ bộ đệm.
T4: vi xử lý kết thúc việc đọc số liệu vào sau ½ chu kỳ . Lúc này các bộ đệm bị cấm
nhưng vi xử lý vẫn liên tục cho ra các tín hiệu trạng thái S7-S3. Sau khi kết thúc T4, bus hệ
thống lại một lần nữa trở về trạng thái khởi phát.
b. Chu kỳ viết bộ nhớ
Các tín hiệu trên hình (b) giống như ở chu kỳ đọc, ngoại trừ tín hiệu địa chỉ/
số liệu
T1: Các xử lý giống trên và chỉ có bộ điều khiển bus được tác động vì viết số
liệu.
T2: Hướng của bus địa chỉ / số liệu không cần đổi bời vì cả địa chỉ và số liệu
đều là hướng ra. Do đó ngay sau khi cấp địa chỉ, vi xử lý có thể phát ra ngay số liệu vào bộ
đệm ở xung nhịp đồng hồ trong T2. Bộ đệm số liệu truyền nó tới bộ đệm nhớ. Đồng thời bộ
điều khiển nhớ sẽ điều khiển bộ nhớ viết số liệu vào nó.
T3: Sau khi hoàn thành việc viết số liệu bên trong bộ nhớ, bộ điều khiển nhớ
sẽ nâng mức điện thế trên dây READY lên cao để chỉ thị tới vi xử lý.
T4: Vi xử lý kết thúc quá trình viết. Các bộ đệm bị cấm nhưng vi xử lý tiếp
tục ra các tín hiệu trạng thái S7-S3.
4. Bộ nhớ CACHE
Mục đích:
- Giới thiệu chức năng và nguyên lý hoạt động của các cấp bộ nhớ máy tính: bộ nhớ
cache: nguyên lý vận hành, phân loại các mức, đánh giá hiệu quả hoạt động; và
nguyên lý vận hành của bộ nhớ ảo.
Mức cache -bộ nhớ trong trong bảng các cấp bộ nhớ có cơ cấu vận hành trong suốt
đối với bộ xử lý. Với thao tác đọc bộ nhớ, bộ xử lý gởi một địa chỉ và nhận một dữ liệu từ
bộ nhớ trong. Với thao tác ghi bộ nhớ, bộ xử lý viết một dữ liệu vào một ô nhớ với một địa
chỉ được chỉ ra trong bộ nhớ. Để cho chương trình vận hành bình thường thì cache phải
chứa một phần con của bộ nhớ trong để bộ xử lý có thể thâm nhập vào các lệnh hoặc dữ liệu
thường dùng từ bộ nhớ cache. Do dung lượng của bộ nhớ cache nhỏ nên nó chỉ chứa một
phần chương trình nằm trong bộ nhớ trong. Để đảm bảo sự đồng nhất giữa nội dung của
cache và bộ nhớ trong thì cache và bộ nhớ trong phải có cùng cấu trúc. Việc chuyển dữ liệu
giữa cache và bộ nhớ trong là việc tải lên hay ghi xuống các khối dữ liệu. Mỗi khối chứa
57
nhiều từ bộ nhớ tuỳ thuộc vào cấu trúc bộ nhớ cache. Sự lựa chọn kích thước của khối rất
quan trọng cho vận hành của cache có hiệu quả.
Hình 4-10. Trao đổi dữ liệu giữa các thành phần CPU
Trước khi khảo sát vận hành của cache, ta xét đến các khái niệm liên quan:
- Thành công cache (cache hit): bộ xử lý tìm gặp phần tử cần đọc (ghi) trong cache.
- Thất bại cache (cache miss): bộ xử lý không gặp phần tử cần đọc (ghi) trong
cache.
- Trừng phạt thất bại cache (cache penalty): Thời gian cần thiết để xử lý một thất
bại cache. Thời gian bao gồm thời gian thâm nhập bộ nhớ trong cộng với thời gian chuyển
khối chứa từ cần đọc từ bộ nhớ trong đến cache. Thời gian này tuỳ thuộc vào kích thước của
khối.
Để hiểu được cách vận hành của cache, ta lần lượt xem xét và giải quyết bốn vấn đề
liên quan đến các tình huống khác nhau xảy ra trong bộ nhớ trong.
vấn đề 1: Phải để một khối bộ nhớ vào chỗ nào của cache (sắp xếp khối)?
vấn đề 2: Làm sao để tìm một khối khi nó hiện diện trong cache (nhận diện khối)?
vấn đề 3: Khối nào phải được thay thế trong trường hợp thất bại cache (thay thế
khối)?
vấn đề 4: Việc gì xảy ra khi ghi vào bộ nhớ (chiến thuật ghi)?
Giải quyết vấn đề 1: Phải để một khối bộ nhớ vào chỗ nào của cache (sắp xếp
khối)?
Một khối bộ nhớ được đặt vào trong cache theo một trong ba cách sau:
Kiểu tương ứng trực tiếp: Nếu mỗi khối bộ nhớ chỉ có một vị trí đặt khối duy nhất
trong cache được xác định theo công thức:
K= i mod n
Trong đó:
K: vị trí khối đặt trong cache
i: số thứ tự của khối trong bộ nhớ trong
n: số khối của cache
Như vậy, trong kiểu xếp đặt khối này, mỗi vị trí đặt khối trong cache có thể chứa một
trong các khối trong bộ nhớ cách nhau xn khối (x: 0,1,...,m; n: số khối của cache)
Số thứ tự khối cache
0
Số thứ tự của khối trong bộ nhớ trong
0, n, 2n,...mn
1
…
n-1
1,n+1, 2n+1,...,mn+1
…
n-1, 2n-1,...mn-1
Kiểu hoàn toàn phối hợp: trong kiểu đặt khối này, một khối trong bộ nhớ trong có thể
được đặt vào vị trí bất kỳ trong cache.
58
Như vậy, trong kiểu xếp đặt khối này, mỗi vị trí đặt khối trong cache có thể chứa một
trong tất cả các khối trong bộ nhớ
Kiểu phối hợp theo tập hợp: với cách tổ chức này, cache bao gồm các tập hợp của
các khối cache. Mỗi tập hợp của các khối cache chứa số khối như nhau. Một khối của bộ
nhớ trong có thể được đặt vào một số vị trí khối giới hạn trong tập hợp được xác định bởi
công thức: K= i mod s
Trong đó: K: vị trí khối đặt trong cache
i: số thứ tự của khối trong bộ nhớ trong
s: số lượng tập hợp trong cache.
Trong cách đặt khối theo kiểu phối hợp theo tập hợp, nếu tập hợp có m khối, sự
tương ứng giữa các khối trong bộ nhớ trong và các khối của cache được gọi là phối hợp theo
tập hợp m khối.
Nếu m=1 (mỗi tập hợp có 1 khối), ta có kiểu tương ứng trực tiếp.
Nếu m=n (n: số khối của cache), ta có kiểu tương hoàn toàn phối hợp.
Hiện nay, phần lớn các cache của các bộ xử lý đều là kiểu tương ứng trực tiếp hay
kiểu phối hợp theo tập hợp (mỗi tập hợp gồm 2 hoặc 4 khối).
Ví dụ: Bộ nhớ trong có 32 khối, cache có 8 khối, mỗi khối gồm 32 byte, khối thứ 12
của bộ nhớ trong được đưa vào cache.
thứ tự
khối
Bộ nhớ
trong
thứ tự
khối
Bộ nhớ
trong
TH0 TH1 TH2 TH3
Hoàn toàn phối hợp
Tương ứng trực tiếp
Phối hợp theo tập hợp
Giải quyết vấn đề 2: Làm sao để tìm một khối khi nó hiện diện trong cache (nhận
diện khối)?
Mỗi khối của cache đều có một nhãn địa chỉ cho biết số thứ tự của các khối bộ nhớ
trong đang hiện diện trong cache. Nhãn của một khối của cache có thể chứ thông tin cần
thiết được xem xét để biết được các khối nằm trong cache có chứa thông tin mà bộ xử lý cần
đọc hay không. Tất cả các nhãn đều được xem xét song song (trong kiểu tương ứng trực tiếp
và phối hợp theo tập hợp) vì tốc độ là yếu tố then chốt. Để biết xem một khối của của cache
59
có chứa thông tin mà bộ xử lý cần tìm hay không, người ta thêm một bit đánh dấu (valid bit)
vào nhãn để nói lên khối đó có chứa thông tin mà bộ xử lý cần tìm hay không.
Như đã mô tả ở phần đầu, với thao tác đọc (ghi) bộ nhớ, bộ xử lý đưa ra một địa chỉ
và nhận (viết vào) một dữ liệu từ (vào) bộ nhớ trong. Địa chỉ mà bộ xử lý đưa ra có thể phân
tích thành hai thành phần: phần nhận dạng số thứ tự khối và phần xác định vị trí từ cần đọc
trong khối.
Tương ứng với ba kiểu lắp đặt khối đã xét, ta có:
a. Căn cứ vào tổ chức số từ trong khối bộ nhớ mà số bit trong địa chỉ xác định vị trí
từ cần đọc trong khối. Cách này đúng với cả ba cách xếp đặt khối đã xét.
b. Phần nhận dạng số thứ tự khối sẽ khác nhau tuỳ thuộc vào cách xếp đặt khối,
trường chỉ số khối được so sánh với nhãn của cache để xác định khối trong cache.
Dữ liệu được bộ xử lý đọc cùng lúc với việc đọc nhãn. Phần chỉ số khối của khối
trong bộ nhớ trong được so sánh với bảng tương quan để xác định khối có nằm trong cache
hay không. Để chắc rằng nhãn chứa thông tin đúng đắn (tức là khối có chứa từ mà bộ xử lý
cần đọc-ghi), nếu việc so sánh nhãn của khối cache giống với số thứ tự khối, bit đánh dấu
(Valid bit) phải được bật lên. Ngược lại, kết quả so sánh được bỏ qua. Bộ xử lý căn cứ vào
phần xác định từ trong khối để đọc (ghi) dữ liệu từ (vào) cache.
- Đối với kiểu tương ứng trực tiếp, phần nhận dạng chỉ số khối được chia thành hai
phần:
+ Phần chỉ số khối cache: chỉ ra số thứ tự khối cache tương ứng cần xem xét.
+ Phần nhãn: so sánh tương ứng với nhãn của khối cache được chỉ ra bởi phần chỉ số
khối
Chỉ số khối trong bộ nhớ
Địa chỉ
từ cần đọc trong khối
Nhãn
Chỉ số khối cache
Đối với kiểu hoàn toàn phối hợp, phần nhận dạng chỉ số khối trong địa chỉ sẽ được so
sánh với nhãn của tất cả các khối cache.
Địa chỉ
Chỉ số khối
từ cần đọc trong khối
Đối với kiểu phối hợp theo tập hợp, phần nhận dạng chỉ số khối được chia thành hai
phần:
+ Phần chỉ số tập hợp: chỉ ra số thứ tự tập hợp trong cache cần xem xét.
+ Phần nhãn: so sánh tương ứng với nhãn của các khối cache thuộc tập hợp được chỉ ra bởi
phần chỉ số tập hợp.
Chỉ số khối bộ nhớ
Địa chỉ
từ cần đọc trong khối
Nhãn
Chỉ số tập hợp
60
Ví dụ: phân tích địa chỉ một từ trong được cho ở trên, địa chỉ xác định một từ trong
bộ nhớ có 10 bit, tuỳ theo cách xếp đặt khối mà ta có thể phân tích địa chỉ này thành các
thành phần như sau:
Đối với kiểu tương ứng trực tiếp:
Đối với kiểu hoàn toàn phối hợp:
Đối với kiểu phối hợp theo tập hợp, giả sử cache gồm 4 tập hợp, mỗi tập hợp gồm hai khối:
Giải quyết vấn đề 3: Khối nào phải được thay thế trong trường hợp thất bại cache
(thay thế khối)?
Khi có thất bại cache, bộ điều khiển cache thâm nhập bộ nhớ trong và chuyển khối
mà bộ xử lý cần đọc (ghi) vào cache. Như vậy, khối nào trong cache sẽ bị thay thế bới khối
mới được chuyển lên. Đối với kiểu tương ứng trực tiếp, vị trí đặt khối không có sự lựa chọn,
nó được xác định bởi trường chỉ số khối cache trong địa chỉ của từ cần đọc (ghi). Nếu cache
là kiểu hoàn toàn phối hợp hay phối hợp theo tập hợp thì khi thất bại phải chọn lựa thay thế
trong nhiều khối. Có bốn chiến thuật chủ yếu dùng để chọn khối thay thế trong cache:
- Thay thế ngẫu nhiên: để phân bố đồng đều việc thay thế, các khối cần thay thế
trong cache được chọn ngẫu nhiên.
- Khối xưa nhất (LRU: Least Recently Used): các khối đã được thâm nhập sẽ được
đánh dấu và khối bị thay thế là khối không được dùng từ lâu nhất.
- Vào trước ra trước (FIFO: First In First Out): Khối được đưa vào cache đầu tiên,
nếu bị thay thế, khối đó sẽ được thay thế trước nhất.
- Tần số sử dụng ít nhất (LFU: Least Frequently Used): Khối trong cache được tham
chiếu ít nhất
Điều này sử dụng hệ quả của nguyên tắc sử dụng ô nhớ theo thời gian: nếu các khối
mới được dùng có khả năng sẽ được dùng trong tương lai gần, khối bị thay thế là khối
không dùng trong thời gian lâu nhất.
Giải quyết vấn đề 4: Việc gì xảy ra khi ghi vào bộ nhớ (chiến thuật ghi)?
Thông thường bộ xử lý thâm nhập cache để đọc thông tin. Chỉ có khoảng 15% các
thâm nhập vào cache là để thực hiện thao tác ghi (con số này là 33% với các tính toán
vectơ-vectơ và 55% đối với các phép dịch chuyển ma trận). Như vậy, để tối ưu hoá các hoạt
61
động của cache, các nhà thiết kế tìm cách tối ưu hoá việc đọc bởi vì các bộ xử lý phải đợi
đến khi việc đọc hoàn thành nhưng sẽ không đợi đến khi việc ghi hoàn tất. Hơn nữa, một
khối có thể được đọc, so sánh và như thế việc đọc một khối có thể được bắt đầu khi chỉ số
khối được biết. Nếu thao tác đọc thành công, dữ liệu ô nhớ cần đọc sẽ được giao ngay cho
bộ xử lý. Chú ý rằng, khi một khối được ánh xạ từ bộ nhớ trong vào cache, việc đọc nội
dung của khối cache không làm thay đổi nội dung của khối so với khối còn nằm trong bộ
nhớ trong.
Đối với việc ghi vào bộ nhớ thì không giống như trên, việc thay đổi nội dung của một
khối không thể bắt đầu trước khi nhãn được xem xét để biết có thành công hay thất bại.
Thao tác ghi vào bộ nhớ sẽ tốn nhiều thời gian hơn thao tác đọc bộ nhớ. Trong việc ghi bộ
nhớ còn có một khó khăn khác là bộ xử lý cho biết số byte cần phải ghi, thường là từ 1 đến
8 byte. Để đảm bảo đồng nhất dữ liệu khi lưu trữ, có hai cách chính để ghi vào cache:
- Ghi đồng thời: Thông tin được ghi đồng thời vào khối của cache và khối của bộ nhớ
trong. Cách ghi này làm chậm tốc độ chung của hệ thống. Các ngoại vi có thể truy cập bộ
nhớ trực tiếp
- Ghi lại: Để đảm bảo tốc độ xử lý của hệ thống, thông tin cần ghi chỉ được ghi vào
khối trong cache. Để quản lý sự khác biệt nội dung giữa khối của cache và khối của bộ nhớ
trong, một bit trạng thái (Dirty bit hay Update bit) được dùng để chỉ thị. Khi một thao tác
ghi vào trong cache, bit trạng thái (Dirty bit hay Update bit) của khối cache sẽ được thiết
lập. Khi một khối bị thay thế, khối này sẽ được ghi lại vào bộ nhớ trong chỉ khi bit trạng thái
đã được thiết lập. Với cách ghi này, các ngoại vi liên hệ đến bộ nhớ trong thông qua cache.
Khi có một thất bại ghi vào cache thì phải lựa chọn một trong hai giải pháp sau:
- Ghi có nạp: khối cần ghi từ bộ nhớ trong được nạp vào trong cache như mô tả ở
trên. Cách này thường được dùng trong cách ghi lại.
- Ghi không nạp: khối được thay đổi ở bộ nhớ trong không được đưa vào cache. Cách
này được dùng trong cách ghi đồng thời.
Trong các tổ chức có nhiều hơn một bộ xử lý với các tổ chức cache và bộ nhớ chia
sẻ, các vấn đề liên quan đến tính đồng nhất của dữ liệu cần được đảm bảo. Sự thay đổi dữ
liệu trên một cache riêng lẻ sẽ làm cho dữ liệu trên các hệ thống cache và bộ nhớ liên quan
không đồng nhất. Vấn đề trên có thể được giải quyết bằng một trong các hệ thống cache tổ
chức như sau:
+ Mỗi bộ điều khiển cache sẽ theo dõi các thao tác ghi vào bộ nhớ từ các bộ phận
khác. Nếu thao tác ghi vào phần bộ nhớ chia sẻ được ánh xạ vào cache của nó quản lý, bộ
điều khiển cache sẽ vô hiệu hoá sự thâm nhập này. Chiến lược này phụ thuộc vào cách ghi
đồng thời trên tất cả các bộ điều khiển cache.
+ Một vi mạch được dùng để điều khiển việc cập nhật, một thao tác ghi vào bộ nhớ
từ một cache nào đó sẽ được cập nhật trên các cache khác.
+ Một vùng nhớ chia sẻ cho một hay nhiều bộ xử lý thì không được ánh xạ lên cache.
Như vậy, tất cả các thâm nhập vào vùng nhớ chia sẻ này đều bị thất bại cache.
62
Câu hỏi và bài tập thực hành chương 4 của học sinh, sinh viên
*****
1. Nêu các loại bộ bán dẫn và đặc điểm của chúng?
2. Mục tiêu của các cấp bộ nhớ?
3. Nêu hai nguyên tắc mà cache dựa vào đó để vận hành.
5. Các nguyên nhân chính gây thất bại cache?
6. Các giải pháp đảm bảo tính đồng nhất dữ liệu trong hệ thống bộ đa xử lý có bộ nhớ
chia sẻ dùng chung?
7. Các cách nới rộng dãy thông của bộ nhớ trong?
8. Tại sao phải dùng bộ nhớ ảo?
9. Sự khác biệt giữa cache và bộ nhớ ảo?
63
CHƯƠNG 5:THIẾT BỊ NHẬP XUẤT
Mã chương: MHSCMT 12 – 05.
Giới thiệu:
Giới thiệu một số thiết bị lưu trữ ngoài như: đĩa từ, đĩa quang, thẻ nhớ, băng từ. Giới
thiệu hệ thống kết nối cơ bản các bộ phận bên trong máy tính. Cách giao tiếp giữa các ngoại
vi và bộ xử lý. Phương pháp an toàn dữ liệu trên thiết bị lưu trữ ngoài.
Mục tiêu:
- Nắm được cấu tạo và cách vận hành của các loại thiết bị lưu trữ
- Trình bày các phương pháp để đảm bảo an toàn dữ liệu lưu trữ
- Trình bày các kiến thức về hệ thống kết nối cơ bản, các bộ phận bên trong máy
tính, cách giao tiếp giữa các thiết bị ngoại vi và bộ xử lý.
- Tính cách suy luận chặt chẽ, có cơ sở khoa học.
Nội dung chính:
1. Đĩa từ
Mục đích:
- Giới thiệu một số thiết bị lưu trữ ngoài như: đĩa từ.
Dù rằng công nghệ mới không ngừng phát minh nhiều loại bộ phận lưu trữ một
lượng thông tin lớn nhưng đĩa từ vẫn giữ vị trí quan trọng từ năm 1965. Đĩa từ có hai nhiệm
vụ trong máy tính.
- Lưu trữ dài hạn các tập tin.
- Thiết lập một cấp bộ nhớ bên dưới bộ nhớ trong để làm bộ nhớ ảo lúc chạy chương
trình.
Do đĩa mềm dần được các thiết bị lưu trữ khác có các tính năng ưu việt hơn nên
chúng ta không xét đến thiết bị này trong chương trình mà chỉ nói đến đĩa cứng. Trong tài
liệu này mô tả một cách khái quát cấu tạo, cách vận hành cũng như đề cập đến các tính chất
quan trọng của đĩa cứng.
Một đĩa cứng chứa nhiều lớp đĩa (từ 1 đến 4) quay quanh một trục khoảng 3.600-
15.000 vòng mỗi phút. Các lớp đĩa này được làm bằng kim loại với hai mặt được phủ một
chất từ tính (hình V.1). Đường kính của đĩa thay đổi từ 1,3 inch đến 8 inch. Mỗi mặt của
một lớp đĩa được chia thành nhiều đường tròn đồng trục gọi là rãnh. Thông thường mỗi mặt
của một lớp đĩa có từ 10.000 đến gần 30.000 rãnh. Mỗi rãnh được chia thành nhiều cung
(sector) dùng chứa thông tin. Một rãnh có thể chứa từ 64 đến 800 cung. Cung là đơn vị nhỏ
nhất mà máy tính có thể đọc hoặc viết (thông thường khoảng 512 bytes). Chuỗi thông tin
ghi trên mỗi cung gồm có: số thứ tự của cung, một khoảng trống, số liệu của cung đó bao
gồm cả các mã sửa lỗi, một khoảng trống, số thứ tự của cung tiếp theo.
Với kỹ thuật ghi mật độ không đều, tất cả các rãnh đều có cùng một số cung, điều
này làm cho các cung dài hơn ở các rãnh xa trục quay có mật độ ghi thông tin thấp hơn mật
độ ghi trên các cung nằm gần trục quay.
64
Hình 5-1. Cấu tạo của một đĩa cứng
Hình 5-2.Hình ảnh bên ngoài của ổ cứng
Với công nghệ ghi với mật độ đều, người ta cho ghi nhiều thông tin hơn ở các rãnh
xa trục quay. Công nghệ ghi này ngày càng được dùng nhiều với sự ra đời của các chuẩn
giao diện thông minh như chuẩn SCSI.
Hình 5-3. Mật độ ghi dữ liệu trên các loại đĩa cứng
Để đọc hoặc ghi thông tin vào một cung, ta dùng một đầu đọc ghi di động áp vào mỗi
mặt của mỗi lớp đĩa. Các đầu đọc/ghi này được gắn chặt vào một thanh làm cho chúng cùng
di chuyển trên một đường bán kính của mỗi lớp đĩa và như thế tất cả các đầu này đều ở trên
những rãnh có cùng bán kính của các lớp đĩa. Từ “trụ“ (cylinder) được dùng để gọi tất cả
các rãnh của các lớp đĩa có cùng bán kính và nằm trên một hình trụ.
65
Người ta luôn muốn đọc nhanh đĩa từ nên thông thường ổ đĩa đọc nhiều hơn số dữ
liệu cần đọc; người ta nói đây là cách đọc trước. Để quản lý các phức tạp khi kết nối (hoặc
ngưng kết nối) lúc đọc (hoặc ghi) thông tin, và việc đọc trước, ổ đĩa cần có bộ điều khiển
đĩa.
Công nghiệp chế tạo đĩa từ tập trung vào việc nâng cao dung lượng của đĩa mà đơn vị
đo lường là mật độ trên một đơn vị bề mặt
Bảng 5-1. Thông số kỹ thuật của đĩa cứng
Bảng thông số kỹ thuật đĩa cứng
Dung lượng tối đa
Số lượng cần đọc
Có thể đạt 500 GB
1-8
Số tấm ghi (đĩa)
1-4
Cache (bộ đệm)
2-16 MB
Số cung (Sectors -512 byte/sector)
Tốc độ quay đĩa (RPM)
Mật độ
Mật độ rãnh (TPI-Max Track/Inch)
Mật độ ghi BPI (Max Bits/Inch)
Tốc độ dữ liệu tối đa (internal)
Tốc độ truyền dữ liệu với ngoại vi
Thời gian chuyển track R/W
Thời gian quay nửa vòng
Xxx,xxx,xxx
3600-15000
Có thể đạt 95 Gb/in
Có thể đạt 120.000
Có thể đạt 702.000
Có thể đạt 900 Mb/s
Có thể đạt 320 Mb/s
Có thể đạt 15 ms
Có thể đạt 6 ms
2. Đĩa quang
Mục đích:
- Giới thiệu một số thiết bị lưu trữ ngoài như: đĩa quang.
Các thiết bị lưu trữ quang rất thích hợp cho việc phát hành các sản phẩm văn hoá, sao
lưu dữ liệu trên các hệ thống máy tính hiện nay. Ra đời vào năm 1978, đây là sản phẩm của
sự hợp tác nghiên cứu giữa hai công ty Sony và Philips trong công nghiệp giải trí. Từ năm
1980 đến nay, công nghiệp đĩa quang phát triển mạnh trong cả hai lĩnh vực giải trí và lưu trữ
dữ liệu máy tính. Quá trình đọc thông tin dựa trên sự phản chiếu của các tia laser năng
lượng thấp từ lớp lưu trữ dữ liệu. Bộ phận tiếp nhận ánh sáng sẽ nhận biết được những điểm
mà tại đó tia laser bị phản xạ mạnh hay biến mất do các vết khắc (pit) trên bề mặt đĩa. Các
tia phản xạ mạnh chỉ ra rằng tại điểm đó không có lỗ khắc và điểm này được gọi là điểm
nền (land). Bộ nhận ánh sáng trong ổ đĩa thu nhận các tia phản xạ và khuếch tán được khúc
xạ từ bề mặt đĩa. Khi các nguồn sáng được thu nhận, bộ vi xử lý sẽ dịch các mẫu sáng thành
các bit dữ liệu hay âm thanh. Các lỗ trên CD sâu 0,12 micron và rộng 0,6 micron (1 micron
bằng một phần ngàn mm). Các lỗ này được khắc theo một track hình xoắn ốc với khoảng
cách 1,6 micron giữa các vòng, khoảng 16.000 track/inch. Các lỗ (pit) và nền (land) kéo dài
khoản 0,9 đến 3,3 micron. Track bắt đầu từ phía trong và kết thúc ở phía ngoài theo một
đường khép kín các rìa đĩa 5mm. Dữ liệu lưu trên CD thành từng khối, mỗi khối chứa 2.352
byte. Trong đó, 304 byte chứa các thông tin về bit đồng bộ, bit nhận dạng (ID), mã sửa lỗi
(ECC), mã phát hiện lỗi (EDC). Còn lại 2.048 byte chứa dữ liệu. Tốc độ đọc chuẩn của CD-
ROM là 75 khối/s hay 153.600 byte/s hay 150KB/s (1X).
Dưới đây là một số loại đĩa quang thông dụng.
66
Tải về để xem bản đầy đủ
58 trang
11/05/2022
5580
Bạn đang xem 20 trang mẫu của tài liệu "Giáo trình Kiến trúc máy tính (Phần 2)", để tải tài liệu gốc về máy hãy click vào nút Download ở trên
File đính kèm:
- giao_trinh_kien_truc_may_tinh_phan_2.pdf
