Bài tập ôn cuối kỳ môn Kỹ thuật số
Đại Học Bách Khoa TP.HCM – Khoa Điện-Điện Tử - Bộ Môn Điện Tử
BÀI TẬP ÔN CUỐI KỲ - KỸ THUẬT SỐ
Bài 1
Cho maïch logic nhö hình veõ. Khaûo saùt daïng tín hieäu Y, Z, T theo tín hieäu A, B, C. Bieát
raèng giaù trò ban ñaàu ngoõ ra Q cuûa choát D vaø Flip Flop D ñeàu baèng 1.
Q
Q
D
Y
A
B
EN
Z
Q
Q
D
T
CK
C
A
B
C
Bài 2
Söû duïng JK.FF coù xung clock kích theo caïnh leân, ngoõ vaøo Preset vaø Clear tích cöïc logic
0 (tích cöïc thaáp), thieát keá bộ ñếm noái tieáp (boä ñeám baát ñoàng boä) 3 bit QAQBQC (QC laø LSB) coù
giaûn ñoà traïng thaùi nhö hình veõ.
QAQBQC
111
000
110
001
101
Trang 1 / 11
Đại Học Bách Khoa TP.HCM – Khoa Điện-Điện Tử - Bộ Môn Điện Tử
Bài 3
Xaùc ñònh giaûn ñoà traïng thaùi cuûa heä tuaàn töï goàm 1 ngoõ vaøo X vaø 2 T-FF Q1, Q0 nhö hình
veõ
Q0
Q1
X
Q
Q
Q
Q
T
T
CK
CK
CK
Bài 4
Thaønh laäp baûng chuyeån traïng thaùi hoaëc giaûn ñoà traïng thaùi cuûa heä tuaàn töï kieåu MOORE
coù 1 ngoõ vaøo X vaø 1 ngoõ ra Z. Ngoõ ra Z chæ baèng 1 khi ngoõ vaøo X nhaän ñöôïc chuoãi lieân tuïc
1, 1, 0, 1. Haõy ruùt goïn baûng traïng thaùi.
Bài 5
Cho heä tuaàn töï coù 1 ngoõ vaøo X vaø 2 ngoõ ra Z1, Z2. Heä coù 4 traïng thaùi A, B, C vaø D coù
giaûn ñoà traïng thaùi nhö hình veõ. Vôùi pheùp gaùn traïng thaùi (maõ hoùa traïng thaùi) A: Q1Q2 = 10,
B: Q1Q2 = 00, C: Q1Q2 = 01 vaø D: Q1Q2 = 11. Haõy thieát keá heä baèng JK_FF vaø coång logic hoaëc
D_FF vaø PLA (chæ choïn 1 trong 2). Bieát raèng khi xung clock vaøo coù caïnh xuoáng heä seõ chuyeån
traïng thaùi.
0
1
A
B
X = 1
01
11
0
0
1
1
D
C
0
10
00
Trang 2 / 11
Đại Học Bách Khoa TP.HCM – Khoa Điện-Điện Tử - Bộ Môn Điện Tử
Bài 6
Cho heä tuaàn töï coù löu ñoà maùy traïng thaùi (löu ñoà SM, giaûn ñoà traïng thaùi nhö hình veõ). Xaùc
ñònh phöông trình (haøm) traïng thaùi keá cuûa caùc bieán traïng thaùi Q+ , Q+ vaø phöông trình (haøm)
1
2
ngoõ ra Z1, Z2.
S0
01 = Q1Q2
Z1
X
0
1
Z2
X
S2
10
S1
11
Z1, Z2
1
0
1
X
0
Z1
Bài 7
Moät heä toå hôïp coù ngoõ ra Z laø soá nhò phaân 4 bit (z3 z2 z1 z0); coù chöùc naêng choïn 1 trong
4 maõ nhò phaân 4 bit ꢀ ngoõ vaøo: M, N, P hoaëc Q phuï thuoäc 2 ngoõ vaøo ñieàu khieån x1 vaø x0.
x1 x0 Z =
z3
z2
z1
z0
0
0
1
1
0
1
0
1
M = m3 m2 m1 m0
N =
P =
Q =
n3
p3
q3
n2
p2
q2
n1
p1
q1
n0
p0
q0
Vieát maõ VHDL thöïc hieän maïch naøy söû duïng component MUX 4 ꢀ 1 coù khai baùo
ENTITY:
s1 s0
y
ENTITY MUX4 IS
PORT (d0, d1, d2, d3: IN STD_LOGIC;
s1, s0: IN STD_LOGIC;
y: OUT STD_LOGIC);
0
0
1
1
0
1
0
1
d0
d1
d2
d3
END MUX4;
Gôïi yù: - Moãi ngoõ ra zi choïn 1 trong 4 ngoõ vaøo mi, ni, pi, qi.
- Caùc ngoõ vaøo vaø M, N, P, Q vaø ngoõ ra Z khai baùo kieåu STD_LOGIC_VECTOR.
Trang 3 / 11
Đại Học Bách Khoa TP.HCM – Khoa Điện-Điện Tử - Bộ Môn Điện Tử
Bài 8
Sꢁ dꢂng các JK-FF có xung nhꢃp (clock) cꢄnh lên, hãy thiꢅt kꢅ mꢄch ꢆꢅm song song có dãy ꢆꢅm
Q2Q1Q0 như sau
011
000
110
100
001
111
101
010
Bài 9
Sꢁ dꢂng các T-FF có xung nhꢃp (clock) cꢄnh lên và các ngõ Preset & Clear tích cꢇc mꢈc thꢉp, hãy
thiꢅt kꢅ mꢄch ꢆꢅm nối tiếp có dãy ꢆꢅm Q2Q1Q0 như sau
010
110
001
111
000
Bài 10
Hãy thiꢅt lꢊp bꢋng chuyꢌn trꢄng thái cꢍa hꢎ tuꢏn tꢇ kiꢌu Mealy có 1 ngõ vào X và 1 ngõ ra Z. Ngõ
ra Z chꢐ bꢑng 1 khi ngõ vào X nhꢊn ꢆưꢒc chuꢓi liên tꢂc 1, 0, 1, 1. Ký hiꢎu các trꢄng thái cꢍa hꢎ là
S0, S1, S2, …
Bài 11
Q1
Q0
D
Q
Q
D
Q
Q
X
CK
CK
CK
Cho hꢎ tuꢏn tꢇ có mꢔt ngõ vào X như hình trên. Trꢄng thái cꢍa mꢄch là Q1Q0. Hãy lꢊp bꢋng chuyꢌn
trꢄng thái và vꢕ giꢋn ꢆꢖ trꢄng thái cꢍa hꢎ.
Trang 4 / 11
Đại Học Bách Khoa TP.HCM – Khoa Điện-Điện Tử - Bộ Môn Điện Tử
Bài 12
Cho mꢔt hꢎ tuꢏn tꢇ có giꢋn ꢆꢖ trꢄng thái như hình vꢕ sau. Hꢎ có 1 ngõ vào X và 1 ngõ ra Z. Hꢎ có 4
trꢄng thái A, B, C và D. Các trꢄng thái ꢆưꢒc gán như sau: A: Q1Q0 = 00, B: Q1Q0 = 10, C: Q1Q0 =
01 và D: Q1Q0 =11. Hãy thiꢅt kꢅ hꢎ bꢑng T-FF (có xung clock cꢄnh xuꢗng) và PLA.
0/1
A
D
B
C
1/1
1/0
0/0
1/1
0/0
1/0
0/1
Bài 13
Mꢔt mꢄch tꢘ hꢒp nhꢊn vào mꢔt sꢗ BCD 4 bit (D3D2D1D0) và tꢄo ra 7 ngõ ra a,
b, c, d, e, f, g ꢆꢌ ꢆiꢙu khiꢌn LED 7 đoạn hiꢌn thꢃ sꢗ tương ꢈng. Biꢅt rꢑng, ꢆꢌ
ꢆoꢄn LED sáng thì ngõ ꢆiꢙu khiꢌn tương ꢈng là mꢈc 1. Ví dꢂ, khi mꢄch tꢘ hꢒp
nhꢊn vào D3D2D1D0 = 0001 thì sꢕ tꢄo ra abcdefg = 0110000 (sáng sꢗ 1).
Hãy vꢕ bꢋng chân trꢃ mô tꢋ hoꢄt ꢆꢔng cꢍa mꢄch, và sau ꢆó viꢅt mã VHDL (sꢁ
dꢂng phát biꢌu Process) ꢆꢌ thꢇc hiꢎn mꢄch.
Bài 14
Mꢔt mꢄch dꢖn kênh (Multiplexer) 2 sang 1 có hai ngõ vào là D1, D0, mꢔt ngõ lꢇa chꢚn S và mꢔt
ngõ ra Y. Hãy viꢅt mã VHDL (sꢁ dꢂng phát biꢌu Process) ꢆꢌ thꢇc hiꢎn mꢄch này.
Bài 15
a. Thiꢅt kꢅ bꢔ ꢆꢅm nꢗi tiꢅp sꢁ dꢂng T-FF (CK cꢄnh lên, ngõ Preset và Clear tích cꢇc thꢉp)
có giꢋn ꢆꢖ xung như hình vꢕ
CK
Q2
Q1
Q0
S
C
Trang 5 / 11
Đại Học Bách Khoa TP.HCM – Khoa Điện-Điện Tử - Bộ Môn Điện Tử
b. Ghép bꢔ ꢆꢅm vꢛa thiꢅt kꢅ vꢜi Bꢔ cꢔng toàn phꢏn (FA), hãy vꢕ giꢋn ꢆꢖ xung cꢍa 2 ngõ ra
S và C (vꢕ trên hình câu a).
BOÄ ÑEÁM
F.A
FA: S = x
⊕
y
⊕
z
C = xy + xz + yz
x
y
z
(MSB) Q2
Q1
CK
Q0
S
Clock
Bài 16
C
Bꢔ ꢆꢅm song song 2 bit QA QB , có 1 ngõ vào ꢆiꢙu khiꢌn X hoꢄt ꢆꢔng như sau:
- X = 0: bꢔ ꢆꢅm thꢇc hiꢎn chꢈc nꢝng ꢆꢅm lên theo mã Gray
- X = 1: bꢔ ꢆꢅm thꢇc hiꢎn chꢈc nꢝng ꢆꢅm xuꢗng theo mã Gray
Thiꢅt kꢅ bꢔ ꢆꢅm trên bꢑng PLA và D_FF (xung clock kích cꢄnh xuꢗng)
Bài 17
Mꢄch sꢗ gꢖm 4 ngõ vào: A, B, C, CK và 1 ngõ ra S có sơ ꢆꢖ logic sau:
MUX4
D0
T_FF
D1
1
Y
T
Q
S
D2
D3
C
0
E
Bảng hoạt động MUX 4
→1
S0
B
A
S1 S0
Y
S1 (msb)
0
0
1
1
0
1
0
1
D0
D1
D2
D3
CK
a. Khꢋo sát dꢄng xung ngõ ra Y cꢍa bꢔ dꢖn kênh 4 → 1 (MUX4) và ngõ ra Q cꢍa Flipflop T
(T_FF) (với giá trị ban đầu Q=1)
CK
A
B
C
Y
Q
Trang 6 / 11
Đại Học Bách Khoa TP.HCM – Khoa Điện-Điện Tử - Bộ Môn Điện Tử
b. Viꢅt chương trình VHDL mô tꢋ hoꢄt ꢆꢔng hꢎ thꢗng trên (Sꢁ dꢂng mô tꢋ cꢉu trúc vꢜi 2
component MUX4 và T_FF cho trưꢜc)
Bài 18
Cho mꢔt mꢄch tuꢏn tꢇ như sơ ꢆꢖ sau.
X
X
X
A
A
B
B
JA
CK
KA
JB
CK
KB
B
B
X
A
X
A
B
Clock
Clock
Z
X
A
X
a. Hãy lꢊp bꢋng chuyꢌn trꢄng thái (bꢋng trꢄng thái) cꢍa mꢄch. Trình bày cách làm.
Trꢄng thái
hiꢎn tꢄi
A B
Trꢄng thái kꢅ tiꢅp
Z
A+ B+
X=0
X=1
X=0 X=1
b. Hãy vꢕ giꢋn ꢆꢖ trꢄng thái vꢜi viꢎc gán trꢄng thái: S0 = 00, S1 = 01, S2 = 11 và S3 = 10.
Bài 19
Mꢔt hꢎ tuꢏn tꢇ kiꢌu Mealy có mꢔt ngõ vào X và mꢔt ngõ ra Z. Ngõ ra Z là 1 khi và chꢐ khi
ngõ vào X nhꢊn ꢆưꢒc mꢔt chuꢓi tuꢏn tꢇ 0101. Hãy trình bày cách thiꢅt lꢊp bꢋng chuyꢌn thái và rút
gꢚn bꢋng trꢄng thái.
Ví dụ: X = 0 0 0 1 0 1 0 1 0 0 1 1 0 1 0 0 1 0 1 1
Z = 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 1 0
Trạng thái
Ý nghĩa
S0
S1
S2
…
Trꢄng thái khꢀi ꢆꢏu
Trang 7 / 11
Đại Học Bách Khoa TP.HCM – Khoa Điện-Điện Tử - Bộ Môn Điện Tử
Hãy vꢕ sơ ꢆꢖ logic tương ꢆương vꢜi ꢆoꢄn mã VHDL:
Bài 20
entity CAU6 is
port (
A, B, S1, S2, S3: in std_logic;
Y : out std_logic);
end CAU6;
architecture THI of CAU6 is
begin
process (A, B)
begin
if (A = ‘0’) then
Y <= S1;
elsif (B = ‘l’) then
Y <= S2 ;
else Y <= S3 ;
end if;
end process;
end THI;
Bài 21
Moät maïch hoaùn ñoåi maïng 2 daây (2-input permutation network): coù 2 ngoõ vaøo a, b; ngoõ
vaøo ñieàu khieån c vaø 2 ngoõ ra x, y. Maïch coù hoaït ñoäng nhö sau:
- Khi c = 0 thì x = a vaø y = b.
- Khi c = 1 thì x = b vaø y = a.
Haõy vieát maõ VHDL (söû duïng phaùt bieåu Process) moâ taû hoaït ñoäng cuûa maïch.
LIBRARY ieee;
USE ieee.std_logic_1164.all;
ENTITY cau8 IS
PORT (a, b, c: IN std_logic;
x, y : OUT std_logic);
END cau8;
ARCHITECTURE behavior OF cau8 IS
BEGIN
PROCESS (a, b, c)
BEGIN
IF c = ’0’ THEN x <= a;
y <= b;
ELSE x <= b;
y <= a;
END IF;
END PROCESS;
END behavior;
Trang 8 / 11
Đại Học Bách Khoa TP.HCM – Khoa Điện-Điện Tử - Bộ Môn Điện Tử
Bài 22
Mꢔt hꢎ tuꢏn tꢇ kiꢌu Moore có mꢔt ngõ vào X và mꢔt ngõ ra Z. Hꢎ này tꢄo ra Z=1 nꢅu tꢘng sꢗ bit 0
nhꢊn ꢆưꢒc là sꢗ chꢞn (ngoꢄi trꢛ sꢗ 0). Nꢅu nhꢊn ꢆưꢒc X=1 thì hꢎ sꢕ reset tꢘng sꢗ này vꢙ 0.
Ví dꢂ: X = 0 0 0 0 1 0 0 0 1 1 0 0 0 0
Z = 0 1 0 1 0 0 1 0 0 0 0 1 0 1
a. Hãy ꢆꢟt tên các trꢄng thái và vꢕ giꢋn ꢆꢖ trꢄng thái.
Trꢄng thái (Chuꢓi) giá trꢃ nhꢊn ꢆưꢒc
S0
reset
b. Hãy lꢊp bꢋng chuyꢌn trꢄng thái và rút gꢚn dùng phương pháp trꢄng thái tương ꢆương.
Trꢄng thái
hiꢎn tꢄi
Trꢄng thái kꢅ tiꢅp
Ngõ ra
Z
X=0
X=1
Bài 23
Thiꢅt kꢅ mꢄch nhân mꢔt sꢗ nhꢃ phân 2 bit GH (H là LSB) vꢜi 1, 2, 3 hoꢟc
4, tùy thuꢔc vào 2 bit ꢆiꢙu khiꢌn E, F và tꢄo ra mꢔt sꢗ nhꢃ phân 3 bit MNP
(P là LSB). Nꢅu kꢅt quꢋ cꢍa phép nhân lꢜn hơn 7 thì MNP =111 ꢆꢌ báo
mꢄch bꢃ tràn.
E F
Thꢇc hiꢎn
Nhân 1
Nhân 2
Nhân 3
Nhân 4
0
0
1
1
0
1
0
1
a. Thành lꢊp bꢋng chân trꢃ (truth table) mô tꢋ hoꢄt ꢆꢔng cꢍa mꢄch.
b. Cho mꢔt vi mꢄch giꢋi mã 4 sang 16 (74154) hoꢄt ꢆꢔng theo bꢋng chân trꢃ (truth table) ꢆưꢒc
cho sau ꢆây. Hãy thꢇc hiꢎn mꢄch tꢘ hꢒp ꢀ câu a bꢑng mꢔt vi mꢄch 74154 và các cꢘng logic
cꢏn thiꢅt. Giꢋi thích ngꢠn gꢚn cách làm.
/Y15 /Y14 /Y13 /Y12 /Y11 /Y10 /Y9 /Y8 Y7 /Y6 /Y5 /Y4 /Y3 /Y2 /Y1 /Y0
/G1 /G2 D C B A
E F G H
M N P
1
X
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
X X X X X
1 X X X X
0 0 0 0 0
0 0 0 0 1
0 0 0 1 0
0 0 0 1 1
0 0 1 0 0
0 0 1 0 1
0 0 1 1 0
0 0 1 1 1
0 1 0 0 0
0 1 0 0 1
0 1 0 1 0
0 1 0 1 1
0 1 1 0 0
0 1 1 0 1
0 1 1 1 0
0 1 1 1 1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 0
1 1 1 1 1 1 1 0 1
1 1 1 1 1 1 0 1 1
1 1 1 1 1 0 1 1 1
1 1 1 1 0 1 1 1 1
1 1 1 0 1 1 1 1 1
1 1 0 1 1 1 1 1 1
1 0 1 1 1 1 1 1 1
0 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1
Trang 9 / 11
Đại Học Bách Khoa TP.HCM – Khoa Điện-Điện Tử - Bộ Môn Điện Tử
23
1
A
B
C
D
Y0
Y1
22
21
20
2
3
Y2
4
Y3
5
Y4
18
19
6
G1
G2
Y5
7
Y6
8
Y7
9
Y8
10
11
13
14
15
16
17
Y9
Y10
Y11
Y12
Y13
Y14
Y15
74LS154
Bài 24 Cho mꢔt mꢄch tuꢏn tꢇ như sơ ꢆꢖ sau.
A
X
B
X
A
D
X
B
Q
A
CK
Z
Q
Q
A
B
A
X
J
CK
K
Q
B
X
CK
a. Hãy lꢊp bꢋng chuyꢌn trꢄng thái (bꢋng trꢄng thái) cꢍa mꢄch. Trình bày cách làm.
b. Hãy vꢕ giꢋn ꢆꢖ trꢄng thái vꢜi viꢎc gán trꢄng thái như sau: S0 = 00, S1 = 01, S2 = 11 và S3 = 10.
Bài 25
a. Cho hai mꢄch dꢖn kênh 2 sang 1 (MUX2TO1) hoꢄt ꢆꢔng theo bꢋng chân trꢃ (truth table) sau:
S
0
1
Y
D0
F
D0
F
D1MUX2TO1
D1MUX2TO1
D0
D1
S
S
Không dùng thêm cꢘng, hãy tꢄo ra mꢔt dꢖn kênh 3 sang 1 (MUX3TO1) hoꢄt ꢆꢔng như sau:
(Vꢕ trꢇc tiꢅp vào hình trên)
A B
Y
I0
I1
Y
MUX3TO1
0
0
1
0
1
X
I0
I1
I2
A
B
I2
b. Hãy viꢅt mã VHDL ꢆꢌ mô tꢋ MUX2TO1, sꢁ dꢂng phát biꢌu CASE.
c. Hãy viꢅt mã VHDL ꢆꢌ mô tꢋ mꢄch MUX3TO1 ꢀ câu a sꢁ dꢂng component MUX2TO1 ꢀ câu b.
Trang 10 / 11
Đại Học Bách Khoa TP.HCM – Khoa Điện-Điện Tử - Bộ Môn Điện Tử
Bài 26
Cho bꢋng mã 6-3-1-1 như sau.
a. Thiꢅt kꢅ mꢄch ꢆꢅm song song mod 10 (tꢛ 0 ꢆꢅn 9) ꢆꢅm theo thꢈ tꢇ mã 6-3-1-1 sꢁ dꢂng D-FF có
xung clock cꢄnh xuꢗng. Lꢊp bꢋng trꢄng thái và tìm các hàm ngõ
Sꢗ thꢊp phân Mã 6-3-1-1
vào cho các FF. Chú ý: các trꢄng thái không có trong dãy ꢆꢅm sꢕ
0
1
2
3
4
5
6
7
8
9
0000
0001
0011
0100
0101
0111
1000
1001
1011
1100
có trꢄng thái kꢅ tiꢅp là tùy ꢆꢃnh
b. Nꢅu trꢄng thái ꢆꢏu cꢍa bꢔ ꢆꢅm này là 1101 thì mꢄch có hoꢄt ꢆꢔng
ꢆúng theo dãy ꢆꢅm ꢆã thiꢅt kꢅ không? Giꢋi thích.
Bài 27
Sꢁ dꢂng các JK-FF có xung clock cꢄnh xuꢗng, ngõ vào Preset và Clear tích cꢇc mꢈc thꢉp, hãy thiꢅt
kꢅ bꢔ ꢆꢅm nối tiếp 3 bit QAQBQC (QC là LSB) có giꢋn ꢆꢖ trꢄng thái như sau.
QAQBQC
110
010
111
001
000
11
11 trang
23520
Free
Bạn đang xem tài liệu "Bài tập ôn cuối kỳ môn Kỹ thuật số", để tải tài liệu gốc về máy hãy click vào nút Download ở trên
File đính kèm:
- bai_tap_on_cuoi_ky_mon_ky_thuat_so.pdf
