Báo cáo thí nghiệm kỹ thuật số
TRƯỜNG ĐẠI HỌC BÁCH KHOA
ĐHQG TP.HỒ CHÍ MINH
…
BÁO CÁO THÍ NGHIỆM
KỸ THUẬT SỐ
Năm học 2016-2017
1
Bài 1: Thiết kế cổng logic đơn giản
Thiết kế cổng NOR:
1. Hình vẽ cổng NOR:
- Ngõ vào x và y.
- Ngõ ra z.
2. Mã VHDL của cổng NOR:
3. Kết quả phiên dịch cổng logic:
2
4. Kết quả tổng hợp ở mức cổng cho cổng NOR:
00 01 11 10
5. Kết quả giản đồ xung cho
cổng NOR:
00 1
01
1
11 1
10 1
1
Bài 2: Thiết kế mạch tổ hợp
I. Mạch tổ hợp được thiết kế với một module/entity duy nhất.
1. Bìa K rút gọn hàm F:
퐹 =
(0,2,3,8,10)
퐹 = 퐵퐷 + 퐴퐵퐶
2. Mã VHDL:
3
3. Kết quả phiên dịch cho hàm F:
4. Kết quả tổng hợp ở mức cổng cho hàm F:
5. Giản đồ xung của hàm F:
4
II. Bộ cộng toàn phần:
1. Sơ đồ khối:
2. Mã VHDL:
3. Kết quả phiên dịch cho bộ cộng:
5
4. Kết quả tổng hợp ở mức cổng cho bộ cộng toàn phần:
6
III. Bộ giải mã 4bit sang Led 7 đoạn:
1. Bảng sự thật:
a
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
b
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
c
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
d
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
F1
1
0
1
1
0
1
1
1
1
1
0
0
0
0
0
0
F2
1
1
1
1
1
0
0
1
1
1
0
0
0
0
0
0
F3
1
1
0
1
1
1
1
1
1
1
0
0
0
0
0
0
F4
1
0
1
1
0
1
1
0
1
1
0
0
0
0
0
0
F5
1
0
1
0
0
0
1
0
1
0
0
0
0
0
0
0
F6
1
0
0
0
1
1
1
0
1
1
0
0
0
0
0
0
F7
0
0
1
1
1
1
0
1
1
0
0
0
0
0
0
2. Bìa K rút gọn cho 7 hàm F1,F2….F7 tương ứng 7 bit ngõ ra
F1= a + c + bd +
푏푑
F2= (a +
푏 +푐 + 푑)(푎 + 푏 + 푐 +푑)
F3= a + b+
푐 +푑
F4=
(푎 + 푏 + 푐 + 푑)(푎 + 푏 +푐 + 푑)(푎 + 푏 + 푐 + 푑)
7
F5=
F6=
푎푐푑 + 푏푐푑
(푎 + 푏 + 푑)(푎 + 푐 + 푑)(푎 + 푏 + 푐)
F7= (a + b + c)(
푎 + 푐 + 푐 + 푑)
3. Mã VHDL:
4. Kết quả biên dịch bộ giãi mã:
8
5. Kết quả tổng hợp ở mức cổng cho bộ giải mã:
9
10
Bài 3: Thiết kế mạch tổ hợp và tuần tự
I. Thiết kế DFF:
1. Đặc tả thiết kế:
2. Mã VHDL:
3. Kết quả phiên dịch cho dự án
4. Kết quả ở mức cổng:
5. Kết quả giản đồ xung:
II.
Thiết kế mạch 4 bit nối tiếp (Bất đồng bộ)
1. Đặc tả thiết kế:
2. Mã VHDL:
12
3. Kết quả phiên dịch của bộ đếm xuống 4bit:
t quả tổng hợp mức cổng mạch đếm xuống 4 bit:
5. Giản đồ xung:
Bài 4: Thiết kế mạch kết hợp tổ hợp và tuần tự
Thiết kế mạch tổ hợp và tuần tự đơn giản: Bộ đếm từ 0 đến 9 và về 0 sau
khi đạt 9; bộ giải mã 4 bit thành 7 bit và xuất ra led 7 đoạn.
1. Đặc tả thiết kế:
2. Mã VHDL:
Dự án:
14
Đếm lên 4 bit:
DFF:
15
Led 7 đoạn:
3. Kết quả phiên dịch của dự án:
16
4. Kết quả tổng hợp ở mức cổng:
demx4bit:a1
Led7:a2
17
DFF:
18
18 trang
27260
Free
Bạn đang xem tài liệu "Báo cáo thí nghiệm kỹ thuật số", để tải tài liệu gốc về máy hãy click vào nút Download ở trên
File đính kèm:
- bao_cao_thi_nghiem_ky_thuat_so.docx
